Клеммные колодки Keen Side

Datasheet Texas Instruments CDCLVD110 — Даташит

ПроизводительTexas Instruments
СерияCDCLVD110
Datasheet Texas Instruments CDCLVD110

Буфер тактовой частоты LVDS от 1 до 10 до 900 МГц с минимальным перекосом при распределении тактовой частоты

Datasheets

Programmable Low-Voltage 1:10 LVDS Clock Driver datasheet
PDF, 513 Кб, Версия: C, Файл опубликован: 14 янв 2008
Выписка из документа

Цены

30 предложений от 23 поставщиков
Интегральные микросхемы Тактовые микросхемы - Тактовые буферы и управляющие микросхемы
LIXINC Electronics
Весь мир
CDCLVD110AVFRG4
Texas Instruments
от 23 ₽
HXD Co.
Весь мир
CDCLVD110AVFG4
Texas Instruments
414 ₽
ChipWorker
Весь мир
CDCLVD110AVFRG4
Texas Instruments
760 ₽
LifeElectronics
Россия
CDCLVD110ARHBTG4
Texas Instruments
по запросу
Вебинар «Как выбрать идеальный силовой модуль: решения SUNCO для силовой электроники» (03.12.2024)

Статус

CDCLVD110VFCDCLVD110VFG4CDCLVD110VFRCDCLVD110VFRG4
Статус продуктаНе рекомендуется для новых разработокНе рекомендуется для новых разработокНе рекомендуется для новых разработокНе рекомендуется для новых разработок
Доступность образцов у производителяНетНетНетНет

Корпус / Упаковка / Маркировка

CDCLVD110VFCDCLVD110VFG4CDCLVD110VFRCDCLVD110VFRG4
N1234
Pin32323232
Package TypeVFVFVFVF
Industry STD TermLQFPLQFPLQFPLQFP
JEDEC CodeS-PQFP-GS-PQFP-GS-PQFP-GS-PQFP-G
Package QTY25025010001000
CarrierJEDEC TRAY (10+1)JEDEC TRAY (10+1)LARGE T&RLARGE T&R
МаркировкаCDCLVD110CDCLVD110CDCLVD110CDCLVD110
Width (мм)7777
Length (мм)7777
Thickness (мм)1.41.41.41.4
Pitch (мм).8.8.8.8
Max Height (мм)1.61.61.61.6
Mechanical DataСкачатьСкачатьСкачатьСкачать

Экологический статус

CDCLVD110VFCDCLVD110VFG4CDCLVD110VFRCDCLVD110VFRG4
RoHSСовместимСовместимСовместимСовместим

Application Notes

  • Benefits of Using TI's Non-PLL Clock Buffer: Best in Class Phase Noise/Phase
    PDF, 560 Кб, Файл опубликован: 18 июл 2003
    This application report presents various jitter and phase noise measurements of three differential clock drivers. A Texas Instruments device was compared to two independent competitor devices. This report proves that clock buffer selection does have an impact on the total system timing budget, particularly when the system has two different input signals connected. Buffers must be able to resist th
  • DC-Coupling Between Differential LVPECL, LVDS, HSTL, and CML
    PDF, 135 Кб, Файл опубликован: 19 фев 2003
  • AC Coupling Between Differential LVPECL, LVDS, HSTL and CML (Rev. C)
    PDF, 417 Кб, Версия: C, Файл опубликован: 17 окт 2007
    This report provides a quick reference of ac-coupling techniques for interfacing between different logic levels. The four differential signaling levels found in this reportare low-voltage positive-referenced emitter coupled logic (LVPECL), low-voltage differential signals (LVDS), high-speed transceiver logic (HSTL), and current-modelogic (CML). From these four differential signaling levels, 16

Модельный ряд

Классификация производителя

  • Semiconductors> Clock and Timing> Clock Buffers> Differential

На английском языке: Datasheet Texas Instruments CDCLVD110

Электронные компоненты. Скидки, кэшбэк и бесплатная доставка от ТМ Электроникс