Datasheet Texas Instruments CDCEL913PWRG4 — Даташит
| Производитель | Texas Instruments |
| Серия | CDCEL913 |
| Модель | CDCEL913PWRG4 |
Программируемый тактовый синтезатор VCXO с 1 ФАПЧ и выходами LVCMOS 1,8 В 14-TSSOP от -40 до 85
Datasheets
CDCE(L)913: Flexible Low Power LVCMOS Clock Generator With SSC Support for EMI Reduction datasheet
PDF, 1.8 Мб, Версия: G, Файл опубликован: 27 окт 2016
Выписка из документа
Цены
 Купить CDCEL913PWRG4 на РадиоЛоцман.Цены — от 32 до 378 ₽15 предложений от 10 поставщиков Programmable 1-PLL VCXO Clock Synthesizer With 1.8-V, 2.5-V, and 3.3-V Outputs | IC 1-PLL VCXO CLK SYNTH 14-TSSOP | |||
| CDCEL913PWRG4 Texas Instruments | от 32 ₽ | ||
| CDCEL913PWRG4 Texas Instruments | 144 ₽ | ||
| CDCEL913PWRG4 | по запросу | ||
| CDCEL913PWRG4 Texas Instruments | по запросу | ||
Статус
| Статус продукта | В производстве (Рекомендуется для новых разработок) |
| Доступность образцов у производителя | Нет |
Корпус / Упаковка / Маркировка
| Pin | 14 |
| Package Type | PW |
| Industry STD Term | TSSOP |
| JEDEC Code | R-PDSO-G |
| Package QTY | 2000 |
| Carrier | LARGE T&R |
| Маркировка | CKEL913 |
| Width (мм) | 4.4 |
| Length (мм) | 5 |
| Thickness (мм) | 1 |
| Pitch (мм) | .65 |
| Max Height (мм) | 1.2 |
| Mechanical Data | Скачать |
Параметры
| Divider Ratio | Universal |
| Function | Clock Synthesizer |
| Input Level | Crystal,LVCMOS |
| Jitter-Peak to Peak(P-P) or Cycle to Cycle | 60 ps C-C |
| Количество выходов | 3 |
| Рабочий диапазон температур | от -40 до 85 C |
| Output Frequency(Max) | 230 МГц |
| Output Level | LVCMOS |
| Output Skew | 150 ps |
| Package Group | TSSOP |
| Package Size: mm2:W x L | 14TSSOP: 32 mm2: 6.4 x 5(TSSOP) PKG |
| Programmability | EEPROM |
| Rating | Catalog |
| Special Features | Integrated EEPROM,Multiplier/Divider,Spread Spectrum Clocking (SSC) |
| VCC | 1.8 В |
| VCC Core | 1.8 В |
| VCC Out | 1.8 В |
Экологический статус
| RoHS | Совместим |
Комплекты разработчика и оценочные наборы
- Evaluation Modules & Boards: SN65DSI83EVM
SN65DSI83 MIPIВ® DSI to FlatLinkВ™ LVDS Bridge Evaluation Module
Статус продукта: В производстве (Рекомендуется для новых разработок) - Evaluation Modules & Boards: CDCEL913PERF-EVM
CDCEL913 Performance Evaluation Module
Статус продукта: В производстве (Рекомендуется для новых разработок) - Evaluation Modules & Boards: CDCE913PERF-EVM
CDCE913 Performance Evaluation Module
Статус продукта: В производстве (Рекомендуется для новых разработок) - Evaluation Modules & Boards: CDCEL9XXPROGEVM
CDCE(L)949 Family EEPROM Programming Board
Статус продукта: В производстве (Рекомендуется для новых разработок) - Evaluation Modules & Boards: SN65DSI83Q1-EVM
MIPIВ® DSI to FlatLinkВ™ LVDS Bridge Evaluation Module
Статус продукта: В производстве (Рекомендуется для новых разработок) - Evaluation Modules & Boards: SN65DSI85Q1-EVM
Dual-Channel MIPIВ® DSI to Dual-Link FlatLinkВ™ LVDS Bridge Evaluation Module
Статус продукта: В производстве (Рекомендуется для новых разработок) - Evaluation Modules & Boards: SN65DSI85EVM
SN65DSI85 Dual-Channel MIPIВ® DSI to Dual-Link FlatLinkВ™ LVDS Bridge Evaluation Module
Статус продукта: В производстве (Рекомендуется для новых разработок)
Application Notes
- Clocking Recommendations for DM6446 Digital Video EVM with Sngle PLL (Rev. A)PDF, 94 Кб, Версия: A, Файл опубликован: 8 авг 2007
The DM6446 (DaVinciв„ў) Digital Video Evaluation Module (EVM) requires a number of clock frequencies to run the system properly. The current clocking proposal of this EVM consists of a VCXO chip PI6CX100-27W, a PLL chip PLL1705, several voltage level translators, and a few oscillators or crystals. This application report discusses an optimized clocking proposal with Texas Instruments new clock driv - VCXO Application Guideline for CDCE(L)9xx Family (Rev. A)PDF, 107 Кб, Версия: A, Файл опубликован: 23 апр 2012
- Practical consideration on choosing a crystal for CDCE(L)9xx familyPDF, 60 Кб, Файл опубликован: 24 мар 2008
- Usage of I2C for CDCE(L)949, CDCE(L)937, CDCE(L)925, CDCE(L)913PDF, 297 Кб, Файл опубликован: 23 сен 2009
This document presents a method to smoothly change frequency by IВІCв„ў protocol on Texas Instruments CDCE(L)949, CDCE(L)937, CDCE(L)925, CDCE(L)913 Clock Synthesizers, thus avoiding unnecessary intermediate frequencies. It also includes a code example to generate the IВІC protocol for the CDCE(L)9xx with the TMS320C645x. - Generating Low Phase-Noise Clocks for Audio Data Converters from Low FrequencyPDF, 860 Кб, Файл опубликован: 31 мар 2008
Generating a high-frequency system clock Fs (128fs to 768fs) from a low-frequency sampling clock fs (10 kHz to 200 kHz) is challenging, while attempting to maintain low phase jitter. A traditional phase-lock loop (PLL) can do the frequency translation, but the added phase jitter prevents the generated system clock signal from effectively driving high-performance audio data converters. This applica - Troubleshooting I2C Bus ProtocolPDF, 184 Кб, Файл опубликован: 19 окт 2009
When using the I2Cв„ў bus protocol, the designer must ensure that the hardware complies with the I2C standard. This application report describes the I2C protocol and provides guidelines on debugging a missing acknowledgment, selecting the pullup resistors, or meeting the maximum capacitance load of an I2C bus. A conflict occurs if devices sharing the I2C bus have the same slave address. This
Модельный ряд
Серия: CDCEL913 (4)
- CDCEL913PW CDCEL913PWG4 CDCEL913PWR CDCEL913PWRG4
Классификация производителя
- Semiconductors > Clock and Timing > Clock Generators > Spread-Spectrum Clocks
