Datasheet Texas Instruments TMS320C6670CYPA — Даташит
Производитель | Texas Instruments |
Серия | TMS320C6670 |
Модель | TMS320C6670CYPA |
Многоядерная система на кристалле с фиксированной и плавающей запятой 841-FCBGA от -40 до 100
Datasheets
TMS320C6670 Multicore Fixed and Floating-Point System-on-Chip datasheet
PDF, 2.4 Мб, Версия: D, Файл опубликован: 7 мар 2012
Выписка из документа
Цены
Купить TMS320C6670CYPA на РадиоЛоцман.Цены — от 80 до 127 ₽ 7 предложений от 6 поставщиков Процессоры и контроллеры цифровых сигналов (DSP, DSC) Multicore Fixed and Floating-Point SOC | |||
TMS320C6670CYPA2 Texas Instruments | 80 ₽ | ||
TMS320C6670CYPA2 Texas Instruments | от 127 ₽ | ||
TMS320C6670CYPA2 Texas Instruments | по запросу | ||
TMS320C6670CYPA2 Texas Instruments | по запросу |
Статус
Статус продукта | Снят с производства (Производитель прекратил производство прибора) |
Доступность образцов у производителя | Нет |
Корпус / Упаковка / Маркировка
Pin | 841 | 841 | 841 |
Package Type | CYP | CYP | CYP |
Маркировка | A1GHZ | TMS320C6670CYP | @2010 TI |
Width (мм) | 24 | 24 | 24 |
Length (мм) | 24 | 24 | 24 |
Thickness (мм) | 2.82 | 2.82 | 2.82 |
Mechanical Data | Скачать | Скачать | Скачать |
Параметры
Applications | Communications and Telecom |
DRAM | DDR3 |
DSP | 4 C66x |
DSP MHz | 1000,1200 Max. |
EMAC | 10/100/1000 |
GFLOPS | 64,76.8 |
Hardware Accelerators | VCP2,TCP3d,TCP3e,FFT Coprocessor |
On-Chip L2 Cache | 4096 KB |
Рабочий диапазон температур | от -40 до 100,0 до 85 C |
Other On-Chip Memory | 2048 KB |
PCI/PCIe | 2 PCIe Gen2 |
Package Size: mm2:W x L | See datasheet (FCBGA) PKG |
Rating | Catalog |
Serial I/O | AIF2,I2C,RapidIO,SPI,UART |
Serial RapidIO | 1 (four lanes) |
Total On-Chip Memory | 6528 KB |
Экологический статус
RoHS | Не совместим |
Комплекты разработчика и оценочные наборы
- Development Kits: TMDSEVM6670
TMS320C6670 Evaluation Modules
Статус продукта: В производстве (Рекомендуется для новых разработок) - Development Kits: TMDSEVM6678
TMS320C6678 Evaluation Modules
Статус продукта: В производстве (Рекомендуется для новых разработок) - Daughter Cards: TMDXEVMPCI
AMC to PCIe Adapter Card
Статус продукта: В производстве (Рекомендуется для новых разработок) - Development Kits: HL5CABLE
Hyperlink Cable
Статус продукта: В производстве (Рекомендуется для новых разработок) - JTAG Emulators/ Analyzers: TMDSEMU200-U
XDS200 USB Debug Probe
Статус продукта: В производстве (Рекомендуется для новых разработок) - JTAG Emulators/ Analyzers: TMDSEMU560V2STM-UE
XDS560v2 System Trace USB & Ethernet Debug Probe
Статус продукта: В производстве (Рекомендуется для новых разработок) - JTAG Emulators/ Analyzers: TMDSEMU560V2STM-U
XDS560v2 System Trace USB Debug Probe
Статус продукта: В производстве (Рекомендуется для новых разработок)
Application Notes
- AIF1-to-AIF2 Antenna Interface Migration Guide for KeyStone DevicesPDF, 640 Кб, Файл опубликован: 9 ноя 2010
- Connecting AIF to FFTC Guide for KeyStone DevicesPDF, 441 Кб, Файл опубликован: 9 ноя 2010
- Tuning VCP2 and TCP2 Bit Error Rate PerformancePDF, 293 Кб, Файл опубликован: 11 фев 2011
In most customer applications, a high level of decoding bit error rate (BER) performance is required. Since Convolutional codes and Turbo codes are widely used in wireless communication systems, TI DSPs integrate two high-performance embedded coprocessors (enhanced Viterbi decoder coprocessor and enhanced Turbo decoder coprocessor) that significantly speed up channel-decoding operations on-chip.Keystone NDK FAQPDF, 54 Кб, Файл опубликован: 3 окт 2016
This document is a collection of frequently asked questions (FAQ) on running the NDK examples on the KeyStoneв„ў family of devices.TI Keystone DSP Hyperlink SerDes IBIS-AMI ModelsPDF, 3.2 Мб, Файл опубликован: 9 окт 2014
This document describes the organization, structure, and proper usage of the TI serializer and deserializer (SerDes) IBIS-AMI models for Keystone DSP Hyperlink interface.TI Keystone DSP PCIe SerDes IBIS-AMI ModelsPDF, 4.8 Мб, Файл опубликован: 9 окт 2014
This document describes the organization, structure, and proper usage of the TI serializer and deserializer (SerDes) IBIS-AMI models for Keystone DSP PCIe interface.SerDes Implementation Guidelines for KeyStone I DevicesPDF, 590 Кб, Файл опубликован: 31 окт 2012
The goal of KeyStone I SerDes collateral material is to make system implementation easier for the customer by providing the system solution. For these SerDes-based interfaces, it is not assumed that the system designer is familiar with the industry specifications, SerDes technology, or RF/microwave PCB design. However, it is still expected that the PCB design work will be supervised by a knowledgeHardware Design Guide for KeyStone Devices (Rev. C)PDF, 1.7 Мб, Версия: C, Файл опубликован: 15 сен 2013TMS320C66x DSP Generation of Devices (Rev. A)PDF, 245 Кб, Версия: A, Файл опубликован: 25 апр 2011KeyStone I DDR3 Initialization (Rev. E)PDF, 114 Кб, Версия: E, Файл опубликован: 28 окт 2016
The initialization of the DDR3 DRAM controller on KeyStone I DSPs is straightforward as long as the proper steps are followed. However, if some steps are omitted or if some sequence-sensitive steps are implemented in the wrong order, DDR3 operation will be unpredictable.All DDR3 initialization routines must contain the basic register writes to configure the memory controller within the DSPSERDES Link Commissioning on KeyStone I and II DevicesPDF, 138 Кб, Файл опубликован: 13 апр 2016
The serializer-deserializer (SerDes) performs serial-to-parallel conversions on data received from a peripheral device and parallel-to-serial conversion on data received from the CPU. This application report explains the SerDes transmit and receive parameters tuning, tools and some debug techniques for TI Keystone I and Keystone II devices.PCIe Use Cases for KeyStone DevicesPDF, 320 Кб, Файл опубликован: 13 дек 2011The C6000 Embedded Application Binary Interface Migration Guide (Rev. A)PDF, 20 Кб, Версия: A, Файл опубликован: 10 ноя 2010
The C6000 compiler tools support a new ELF-based ABI named EABI. Prior to this time, the compiler only supported a single ABI, which is now named COFF ABI. The following compelling best-in-class features are available under the C6000 EABI:GeneralZero-init globals: “int gvar;” gets set to 0 before main runs.Dynamic linking: Add code to a running system.Native ROMClocking Design Guide for KeyStone DevicesPDF, 1.5 Мб, Файл опубликован: 9 ноя 2010Optimizing Loops on the C66x DSPPDF, 585 Кб, Файл опубликован: 9 ноя 2010DDR3 Design Requirements for KeyStone Devices (Rev. B)PDF, 582 Кб, Версия: B, Файл опубликован: 5 июн 2014Multicore Programming Guide (Rev. B)PDF, 1.8 Мб, Версия: B, Файл опубликован: 29 авг 2012
As application complexity continues to grow, we have reached a limit on increasing performance by merely scaling clock speed. To meet the ever-increasing processing demand, modern System-On-Chip solutions contain multiple processing cores. The dilemma is how to map applications to multicore devices. In this paper, we present a programming methodology for converting applications to run on multicoreМодельный ряд
Серия: TMS320C6670 (17)Классификация производителя
- Semiconductors > Processors > Digital Signal Processors > C6000 DSP > C66x DSP
На английском языке: Datasheet Texas Instruments TMS320C6670CYPA