Приоритетные логические элементы

Описываются приоритетные логические элементы – селективные устройства, имеющие несколько взаимподчиненных каналов прохождения управляющего или информационного сигналов. Устройства с функцией «Запрет» имеют несколько входов различного уровня приоритета и соответствующих им выходов. При подаче сигнала на вход первого (высшего) уровня приоритета информация будет передаваться на первый выход, запрещая прохождение сигналов по остальным каналам. Если на первом входе логического элемента сигнал отсутствует, то при подаче на любой из других входов сигнал будет проходить только на выход задействованного канала, запрещая прохождение сигналов по каналам, имеющим более низкую степень приоритета. Рассмотрены также логические элементы с функцией «Разрешение». Приоритетные логические элементы с функциями «Запрет» и «Разрешение» могут быть использованы в устройствах автоматики, организации приоритетной передачи данных или управляющих сигналов.

Задача зависимого управления нагрузками актуальна при необходимости раздельной подачи управляющих команд на исполнительное устройство. Не менее актуальна задача приоритетной передачи информации по одному или нескольким каналам связи от нескольких источников информации.

На Рисунке 1 показана простейшая схема приоритетного коммутатора постоянного и переменного тока, выполненного на механических переключателях. Нагрузка такого коммутатора может быть разделенная или общая, Рисунок 1.

Рисунок 1.	Приоритетный коммутатор постоянного и переменного тока на механических переключателях с разделенной или общей нагрузкой.

При переключении переключателя SA1 напряжение от источника питания или сигнала Е1 поступает только на сопротивление нагрузки R_Н1 (в случае разделенных нагрузок) или на обобщенную нагрузку R_Н. Все остальные элементы управления – переключатели SA2 и SA3 неактивны. Назовем переключатель SA1 переключателем первого уровня приоритета. Если вернуть переключатель SA1 в исходное положение, то переключением SA2 или SA3 питание или управляющий сигнал может быть подан на соответствующее им нагрузки R_Н2 или R_Н3, причем, если включен переключатель SA2, переключатель SA3 подать управляющий сигнал на нагрузку не сможет.

Отталкиваясь от столь простой и очевидный схемы, Рисунок 1, рассмотрим работу трехканального приоритетного логического элемента коммутации, Рисунок 2.

Рисунок 2.	Трехканальный приоритетный логический элемент-коммутатор с функцией «Запрет». Tx – источник сигнала (Transmitter).

Приведем вначале определение приоритетного логического элемента.

Приоритетный логический элемент – логический элемент, имеющий несколько входов с различным уровнем приоритета и несколько им соответствующих выходов. Если на первом входе, имеющем наивысший приоритет, присутствует входной сигнал, этот сигнал беспрепятственно проходит на первый из выходов, запрещая прохождение сигналов со всех остальных входов на соответствующие им выходы.

Если на входе приоритета первого уровня сигнал отсутствует, но имеется на выходе приоритетного входа второго уровня, то сигнал может проходить только с входа второго уровня приоритета на выход второго уровня приоритета. В свою очередь, если и на входе второго уровня приоритета сигнала нет, то может быть задействован канал третьего уровня приоритета и т.д.

Рисунок 3.	Многоканальный приоритетный логический элемент-коммутатор, возможный внешний вид.

Возможный внешний вид приоритетного логического элемента приведен на Рисунке 3, а его таблица истинности – в Таблице 1.

Таблица 1.	Таблица истинности элементов приоритетной логики. ~ – любой уровень; 1 – есть сигнал; 0 – нет сигнала.
Входы Выходы X1 X2 X3 Y1 Y2 Y3 0 0 0 0 0 0 1 ~ ~ 1 0 0 0 1 ~ 0 1 0 0 0 1 0 0 1

Допустим, что у нас имеется три различных источника сигнала Tx1–Tx3. При помощи переключателей SA1–SA3 на входы X1–X3 приоритетного логического элемента можно подавать напряжение уровня логической единицы от источника питания, либо уровень логического нуля, либо импульсные и цифровые сигналы от источников Tx1–Tx3. Как и в предыдущем случае, сигналы с выходов логических элементов Y1–Y3 могут подаваться непосредственно на сопротивления нагрузки R_Н1–R_Н3, либо через диоды VD1–VD3 на общую нагрузку R_Н. Приоритетность входов логического элемента понижается от входа X1 к входу X2 и, затем, к входу X3.

При подаче на вход X1 напряжения уровня логической единицы этот сигнал беспрепятственно поступает на выход Y1, затем на сопротивление нагрузки. Все остальные выходы логических элементов не активны. Если на вход X1 подать напряжение уровня логического нуля, становится возможной передача управляющих сигналов входом X2 или X3 более низкого приоритета, причем передача управляющих сигналов через вход X3 возможна лишь в том случае, если на входе X2 присутствует напряжение логического нуля.

Недостаток столь упрощенной модели приоритетно логического элемента очевиден: такой логический элемент возможно использовать только в цепях постоянного тока, поскольку на выходах логического элемента может происходить наложение сигналов от источников Tx1–Tx3.

Рисунок 4.	Трехканальный приоритетный коммутатор цифровых сигналов на логических элементах.

Рассмотрим более совершенную конструкцию приоритетного коммутатора цифровых сигналов, Рисунок 4. Для того чтобы на выходе логического элемента не происходило наложения сигналов от различных источников информации Tx1–Tx3, в состав элемента добавлены преобразователи сигналов с задержкой (ПСЗ), Рисунки 4 и 5.

Рисунок 5.	Преобразователь сигналов с задержкой, цифровой и универсальный аналого-цифровой вариант.

Преобразователь в простейшем случае представляет собой обыкновенный однополупериодный выпрямитель с времязарядной цепочкой R1R2C1. Постоянная времени заряда конденсатора C1 до напряжения уровня логической единицы определяет время появления сигнала на выходе преобразователя. При отключении входного сигнала конденсатор C1 разряжается на резистор R2. Время этого разряда до смены логического уровня на обкладках конденсатора определяет время отключения преобразователя.

Если на вход преобразователя подается аналоговый сигнал, этот сигнал усиливается до уровня его ограничения и затем подается через диод VD1 на времязарядную цепочку R1R2C1. Разумеется, аналого-цифровой вариант преобразователя сигнала более универсален, но и более сложен.

Таким образом, появление импульсных сигналов, например, на входе X1, приводит к их появлению на выходе Y1, формированию цифрового управляющего сигнала на выходе ПСЗ и блокированию прохождения сигналов по каналам более низкого уровня приоритета.

Рисунок 6.	Вариант трехканального приоритетного коммутатора цифровых сигналов на логических элементах и аналоговых коммутаторах.

На Рисунках 6 и 7 показы варианты трехканальных приоритетных коммутаторов сигналов, выполненных с использованием логических элементов и аналоговых коммутаторов. Первый из вариантов, Рисунок 6, имеет большие потери уровня выходного сигнала, что обусловлено использованием последовательно включенных с нагрузкой резистора и диода. Второй вариант имеет меньшие потери за счет иного включения коммутирующих элементов.

Рисунок 7.	Вариант трехканального приоритетного коммутатора цифровых сигналов с пониженными переходными потерями.

Приоритетные коммутаторы сигналов можно каскадировать, Рисунок 8.

Рисунок 8.	Каскадирование трехканального приоритетного коммутатора цифровых сигналов.

Описанные выше приоритетные логические элементы характеризуются наличием функции «Запрет» в ряду приоритетов входных сигналов. Рассмотрим далее приоритетные логические элементы с наличием функции «Разрешение». Пример такого элемента приведен на Рисунке 9. В отличие от элемента «Запрет», Рисунок 2, последовательное включение переключателей SA1–SA3 разрешает последовательное разрешение трансляции сигналов в каналах с пониженным приоритетом.

Рисунок 9.	Трехканальный приоритетный логический элемент-коммутатор с функцией  «Разрешение».

На Рисунке 10 приведены схемы приоритетных логических элементов, управляющие сигналы в которых снимаются с выходов элементов «И» DD1.1 и DD1.2. Для сравнения вариантов схем, Рисунки 9 и 10, в Таблице 2 приведена сокращенная таблица истинности логических элементов.

Таблица 2.	Сокращенный вариант таблицы истинности элементов приоритетной логики с функцией «Разрешение». Для всех неупомянутых сочетаний входных сигналов X2 и X3 уровни сигналов на выходах Y2 и Y3 равны нулю.
Входы Выходы, Рис. 9 Выходы, Рис. 10 X1 X2 X3 Y1 Y2 Y3 Y1 Y2 Y3 0 0 0 0 0 0 0 0 0 1 0 0 1 0 0 1 0 0 1 1 0 1 1 0 1 1 0 0 1 1 0 0 1 0 0 0 1 1 1 1 1 1 1 1 1

Рисунок 10.	Трехканальные приоритетные логические элементы с функцией «Разрешение» постоянного (а) и импульсного (б) токов.

На Рисунке 11 показаны варианты логических элементов, выполненных с использованием аналоговых коммутаторов DA1.1 и DA1.2.

Рисунок 11.	Трехканальные приоритетные логические элементы с функцией «Разрешение» постоянного (а) и импульсного (б) токов с использованием аналоговых коммутаторов.

Для всех рассмотренных выше вариантов приоритетных логических элементов сигналами с выходов Y1–Y3 можно зависимо управлять коммутаторами, разрешающими или запрещающими выборочное прохождение аналоговых сигналов на одноканальную линию передачи информации или переключение источников сигналов или питания.

Приоритетные логические элементы, в том числе дополненные ПСЗ, способны работать в составе устройств с использованием элементов традиционной логики.

Рассмотренные приоритетные коммутаторы сигналов могут быть использованы в устройствах автоматики, управления производственными и технологическими процессами, технике передачи информации по одной или нескольким линиями связи с зависимым приоритетным управлением.